La reconstrucción en tiempo real, mediante computadora, de los complejos pliegues y circunvoluciones de la superficie de la corteza cerebral requería anteriormente equipos informáticos costosos y de gran escala, así como largos procesos de cálculo diferido (*offline*). Ahora, un chip del tamaño de un pulgar ha transformado este panorama.

Un equipo dirigido por el profesor Yang Yuchao, de la Escuela de Circuitos Integrados de la Universidad de Beijing, en colaboración con otro liderado por el investigador Song Zhitang, del Instituto de Microsistemas y Tecnología de la Información de Shanghái (Academia China de Ciencias), ha desarrollado con éxito el primer chip de sistema neurodinámico del mundo basado en memristores de cambio de fase.

Este chip reduce la latencia de cada paso en cálculos tan complejos a tan solo 2,12 milisegundos. En tareas como la reconstrucción de la corteza cerebral, alcanza velocidades entre 50 y 478 veces superiores a las de las unidades de procesamiento gráfico (GPU) más avanzadas, superando así un cuello de botella computacional que había limitado el campo de la neurodinámica durante medio siglo. Los resultados se publicaron en la revista “Science” a primera hora del 3 de julio.

Yang Yuchao explicó a los periodistas que permitir que las máquinas modelen y comprendan el mundo físico en tiempo real —al igual que el cerebro humano— requiere un «sistema neurodinámico» que integre redes neuronales con ecuaciones diferenciales. Estos sistemas poseen un enorme potencial, ya que son capaces de reconstruir estructuras cerebrales en 3D, suaves y precisas, a partir de datos incompletos y con ruido. Sin embargo, las arquitecturas informáticas tradicionales se enfrentan a un cuello de botella fundamental: la separación entre memoria y computación. Durante el proceso de resolución, enormes cantidades de datos intermedios se transfieren repetidamente entre la memoria y el procesador. Al igual que en una vasta fábrica de datos, se pierde mucho tiempo simplemente transportando información, lo que deriva tanto en una alta latencia como en un consumo excesivo de energía.

Para abordar este desafío, el equipo de investigación halló una solución en las propiedades físicas del propio memristor. Aprovecharon el fenómeno único de «deriva de la conductancia» propio de la memoria de cambio de fase, en el cual los cambios de conductancia son predecibles y pueden controlarse con precisión dentro de un intervalo de tiempo específico. Basándose en esto, el equipo propuso un nuevo paradigma de «computación en memoria controlable».

En pocas palabras, las tareas que antes requerían circuitos digitales complejos para ejecutar operaciones repetidamente, acceder a memorias caché y mover datos, ahora son gestionadas por las leyes físicas del propio dispositivo.

Cabe destacar que el equipo también asignó los pesos de la red neuronal a los estados de conductancia multinivel de la memoria de cambio de fase, lo que permitió realizar operaciones de multiplicación y acumulación de matrices de forma síncrona dentro de una única matriz. Esto unificó las dos tareas computacionales fundamentales en una sola matriz de computación en memoria (*compute-in-memory*) con un área total de apenas 0,28 milímetros cuadrados. Fabricado mediante un proceso de 40 nanómetros, el chip alcanza una latencia de 2,12 milisegundos por iteración, marcando la primera vez que el hardware neurodinámico entra en la era de los milisegundos.

«El rendimiento es extraordinario», afirmó Yang Yuchao. Para tareas computacionales equivalentes, el chip opera entre 3,82 y 36,27 veces más rápido que los aceleradores dedicados de última generación, al tiempo que reduce significativamente el consumo de energía. En tareas de reconstrucción de alta fidelidad de la superficie cortical, supera a las GPU extranjeras avanzadas en un factor de 478,18. Las mallas corticales reconstruidas son suaves y topológicamente coherentes; capturan con precisión estructuras de plegado complejas y, al mismo tiempo, suprimen eficazmente los artefactos y los defectos de autointersección habituales en los métodos tradicionales.

Yang señaló que este avance abre nuevas y vastas posibilidades para las interfaces cerebro-computadora, así como para el diagnóstico y tratamiento de trastornos cerebrales. En el futuro, podrían hacerse realidad los gemelos digitales dinámicos y personalizados del cerebro, proporcionando una base de hardware en tiempo real para aplicaciones como la neuravegación intraoperatoria, la detección precoz de la enfermedad de Alzheimer y las intervenciones personalizadas.

¿Qué es la «computación en memoria controlable»?.

Si comparamos una computadora tradicional con una oficina, el procesador sería la «calculadora» situada en el centro, mientras que la memoria estaría formada por los «archivadores» alineados en las paredes. Para cada cálculo, la calculadora debe levantarse para buscar los datos y regresar al terminar; esto implica una pérdida de tiempo en desplazamientos de ida y vuelta. Se trata del famoso «cuello de botella de von Neumann»: la separación entre almacenamiento y computación, donde el movimiento de datos lastra la eficiencia.

El concepto de «computación en memoria» es sencillo: permitir que los propios archivadores realicen los cálculos. Ya no es necesario transferir datos de un lado a otro; en su lugar, los cálculos se realizan directamente dentro de las unidades de memoria. Aunque esto parece ideal, su implementación conlleva grandes dificultades. Las unidades de memoria están diseñadas intrínsecamente solo para «almacenar» información; exigirles que realicen cálculos simultáneamente —y que lo hagan de manera precisa y estable— supone un desafío enorme.

Un obstáculo aún mayor es la «capacidad de control». Muchas tareas computacionales requieren ajustes dinámicos y la toma de decisiones en tiempo real. Lograr que un conjunto de componentes físicos posea este tipo de «adaptabilidad sobre la marcha» es el factor decisivo para hacer realidad la tecnología de computación en memoria. El avance surgió de un enfoque que desafía la intuición científica convencional: aprovechar el fenómeno de la deriva regular de la conductancia en los dispositivos, una característica que anteriormente se consideraba un «defecto». Al mapear la trayectoria de esta deriva, fue posible utilizarla para generar capacidad de cómputo, permitiendo que el propio proceso físico realizara los cálculos en lugar de depender de los ciclos repetitivos de lectura, escritura y comparación de los circuitos digitales.

Este es el concepto fundamental de la «computación en memoria controlable»: permitir que las celdas de memoria realicen cálculos —dentro de parámetros definidos y según las especificaciones del diseñador— al mismo tiempo que almacenan datos. En este paradigma, el almacenamiento “es” computación, y todo el proceso puede controlarse con precisión. Los chips desarrollados bajo este enfoque pueden condensar cálculos complejos en el rango de los milisegundos, aumentando al mismo tiempo la eficiencia energética decenas o incluso cientos de veces.