Recientemente, en un momento crucial para la selección de la arquitectura DRAM, Micron y Changxin Technology protagonizaron un debate público sobre la tecnología 4F². Micron declaró claramente que omitiría la 4F², se quedaría con la 6F² y haría la transición directamente a la DRAM 3D, mientras que Changxin Technology respondió con su tecnología de transistores Vertical Gate All-Around (VSG) y más de 300 familias de patentes publicadas, haciendo hincapié en que las diferentes opciones de arquitectura tienen sus propias curvas de costos y merecen comprensión y respeto.

Micron: 4F² carece de una vía de escalada viable; Algunas discusiones son una «cortina de humo».

El 21 de octubre, hora local, durante un seminario web sobre la hoja de ruta tecnológica organizada por Micron, el presidente y director de tecnología y productos de Micron, Scott DeBoer, declaró públicamente que Micron se adherirá a la hoja de ruta tecnológica 6F² y pasará directamente al desarrollo de la memoria DRAM 3D.

DeBoer señaló que Micron lleva más de 20 años investigando la arquitectura 4F² e incluso ha fabricado prototipos para compararlos. Sin embargo, debido a la complejidad, el costo y las limitaciones de una mayor miniaturización, la empresa finalmente optó por no seguir adelante con el proyecto, llegando incluso a afirmar sin rodeos que algunas conversaciones sobre 4F² no eran más que una cortina de humo.

Micron considera que la clave para determinar el límite teórico de la densidad de bits de la DRAM reside en el espacio y el tamaño de los condensadores, más que en la disposición de los transistores. En otras palabras, incluso si el factor de área se reduce de 6 a 4 modificando la disposición de los transistores, la mejora general de la densidad seguirá encontrando un tope físico si el espacio de miniaturización de los propios condensadores es limitado.

Changxin Technology: La densidad de bits es un problema complejo de ingeniería de sistemas, y cada ruta tiene su propia curva de costos.

Ante el escepticismo de Micron respecto a la hoja de ruta de la tecnología 4F², Changxin Technology publicó un informe de relaciones con inversores la tarde del 31 de octubre, en el que afirma que su plataforma tecnológica de proceso de sexta generación se basará en la arquitectura 4F², cuya verificación de muestras de ingeniería ya ha finalizado. La arquitectura 4F² reduce el área de las celdas de memoria y aumenta la densidad de almacenamiento por unidad de área mediante un diseño más compacto. Tras la presentación de muestras del producto de primera generación con la arquitectura 4F² a finales de este año, la producción en masa de esta arquitectura se llevará a cabo en función del progreso de la verificación por parte de los clientes y la demanda del mercado.

Changxin Technology señala que, desde una perspectiva física, aumentar la densidad de bits de la DRAM es, sin duda, un proyecto complejo de ingeniería de sistemas, que implica múltiples interacciones espaciales entre líneas de palabra, líneas de bits y estructuras de condensadores. Esto refleja los desafíos físicos comunes que enfrenta la industria en la etapa de miniaturización de procesos avanzados. En nodos tecnológicos específicos, las distintas arquitecturas presentan diferentes curvas de rentabilidad en términos de complejidad de integración de procesos, ciclos de litografía y presupuesto térmico. Las diferentes decisiones tomadas por las diversas fundiciones, basadas en su historial tecnológico, líneas de producción existentes, carteras de patentes e inversiones de capital, son comprensibles y dignas de respeto.

Si bien la respuesta de Changxin Technology no refutó directamente las dudas de Micron sobre la miniaturización de los condensadores 4F², dejó clara su postura de que la elección de la arquitectura no es simplemente una cuestión de límites, sino el resultado físico integral de la acumulación tecnológica, las condiciones de la línea de producción y las consideraciones comerciales.

Mientras tanto, según información publicada por Changxin Technology, su arquitectura 4F² adopta la tecnología de transistores de puerta envolvente vertical (VSG). La compañía ha invertido continuamente en I+D de 4F² desde su creación y actualmente posee más de 300 familias de patentes publicadas. Esta arquitectura reduce el factor de área de 6 a 4 mediante la modificación del diseño de la celda, lo que permite aumentar la densidad del chip dentro de las dimensiones alcanzables con la litografía ultravioleta profunda (DUV), un punto crucial que significa que Changxin Technology puede avanzar en el aumento de la densidad sin depender de equipos de ultravioleta extremo (EUV).

En cuanto a la planificación de productos, Changxin Technology planea lanzar un módulo de servidor DDR5 RDIMM que combina las tecnologías de unión 4F² e híbrida hacia finales de año. La producción en masa se llevará a cabo en función de la verificación de los clientes y la demanda del mercado. Los análisis relacionados indican que, dadas las exigencias de confiabilidad extremadamente altas de los módulos de servidor, la primera generación de productos se utilizará principalmente para la verificación de la tecnología.

Samsung y SK Hynix siguen invirtiendo en 4F², lo que demuestra una clara divergencia en sus estrategias.

Aunque Micron optó por omitir la DRAM 4F² y continuar utilizando la tecnología tradicional 6F² para avanzar en la miniaturización de procesos, y considera la unión de piezas y la DRAM 3D como importantes direcciones de desarrollo futuro, Samsung Electronics y SK Hynix siguen promoviendo activamente la investigación y el desarrollo de la DRAM 4F², y la divergencia de los principales fabricantes de memorias del mundo en la hoja de ruta de la DRAM de próxima generación se está haciendo cada vez más evidente.

En ISSCC 2026, Samsung presentó un prototipo de una DRAM 4F² de 16 Gb que utiliza transistores de canal vertical (VCT) y tecnología de unión de cobre híbrida de oblea a oblea. Este prototipo emplea una arquitectura Cell-on-Peripheral (COP), que integra verticalmente los circuitos periféricos con la matriz de celdas de memoria, y ha logrado con éxito operaciones de lectura/escritura en un proceso DRAM de 10 nm. Según informes de los medios surcoreanos, Samsung planea continuar utilizando la tecnología 4F² en sus nodos de proceso 10a, 10b y 10c, antes de la transición a la DRAM 3D en el nodo 10d. En octubre de 2026, Song Jae-hyuk, CTO de la división DS de Samsung, también confirmó públicamente que la compañía continúa avanzando en el desarrollo de la DRAM 4F².

SK Hynix optó por la tecnología Vertical Gate (VG), combinándola con una arquitectura Cell-on-Peripheral (PUC) para impulsar el desarrollo de su DRAM 4F². Sus principales tecnologías incluyen una estructura de puerta trasera compartida (BG) y la tecnología de blindaje de línea de bits (BLS), utilizada para mejorar el control del voltaje umbral del transistor y reducir el ruido de conexión entre líneas de bits adyacentes, respectivamente. En julio de 2026, SK Hynix anunció oficialmente que su matriz DRAM 4F² VG había logrado con éxito operaciones de lectura y escritura, verificando la viabilidad de la arquitectura. Además, fuentes de la industria indican que SK Hynix planea presentar los resultados de su investigación sobre DRAM 4F² sin condensadores en la conferencia IEDM en diciembre de 2026, pero los detalles específicos del artículo aún están pendientes de confirmación.

Cabe destacar que SK Hynix no considera la arquitectura 4F² como su única línea de desarrollo. Durante la presentación de resultados del tercer trimestre de 2026, la compañía afirmó que extenderá el ciclo de vida de su arquitectura 6F² actual tanto como sea posible y que realizará la transición a una plataforma 4F² o 3D DRAM según corresponda, en función de la madurez de la tecnología, los costos de fabricación y la demanda del producto.

Resumen:

A juzgar por las decisiones tomadas por varios fabricantes, la miniaturización de la DRAM está evolucionando de una arquitectura única a una exploración paralela de múltiples rutas. Micron apuesta por la transición de 6F² a 3D DRAM, Changxin Technology promueve la implementación de 4F² con transistores VSG y unión híbrida, Samsung adopta una estrategia específica de nodo para pasar gradualmente de 4F² a 3D DRAM, y SK Hynix implementa un diseño de doble ruta en las direcciones de puerta vertical y sin condensadores.

Las distintas opciones tecnológicas reflejan, en esencia, diferentes compensaciones de ingeniería bajo las mismas limitaciones físicas. Que el espacio y el tamaño de los condensadores constituyen realmente un límite rígido para 4F², o que este pueda mitigarse mediante tecnologías complementarias como VSG y la unión híbrida, dependerá del rendimiento real de cada fabricante en la integración de procesos, las etapas de litografía y los presupuestos térmicos.